구용서 사진

구용서 | 공과대학 전자전기공학부

  • 직급:
    교수

소개

구용서 교수는 서강대학교에서 전자공학 석사 및 박사학위를 각각 1983년 및 1992년 취득하였으며, 반도체 전공에 관한 연구 경험을 바탕으로 한국전자통신연구원에서 10년간 반도체 소자와 BiCMOS/BCD 공정 개발에 대하여 연구를 수행하였다. 회사에서의 10년의 연구기간 동안 반도체 소자, 공정 개발 관련 10건 이상의 특허등록과 다수의 논문을 발표하였다. 현재는 단국대학교 전자전기공학부에 재직 중이며, 주요 연구 분야는 파워 소자, PMIC (Power Management IC), ESD 보호회로 등의 연구 분야에서 연구를 수행하고 있다.

학력

  • [1981] 학사 서강대학교 공과대학 전자공학과
  • [1983] 석사 서강대학교 공과대학 전자공학과 반도체공정
  • [1992] 박사 서강대학교 공과대학 전자공학과 반도체공정

주요연구분야

ESD(Electrostatic Discharge) Protection Design
Power Management IC Design
Power device Design

컨설팅 가능 분야

ESD 보호회로
Power Management IC
Power device

연구업적

  • 연구보고서[20140320] 에너지 절감형 스마트제품에 필요한 고급 전력 관리 기술 연구(3/3)R
  • 연구보고서[20140306] 실리콘 반도체기반 고전압, 고속스위칭 파워 MOSFET에 관한 기술/구동회로 모듈 개발(3/3)
  • 연구보고서[20120730] Si/화합물 반도체 기반 절전형 전력반도체 원천기술 개발
  • 연구보고서[20111130] 친환경 LCD TV용 에지형 one-chip LED Driver IC(2/2)
  • 연구보고서[20110629] 나노급 저전압 및 고전압 집적회로용 새로운 구조의 ESD 보호소자 개발(2/2)
  • 일반논문[20190601] SCR-based ESD Protection Circuit with Low Trigger Voltage and High Robustness by Inserting the NMOS Structure
  • 일반논문[20190513] A New Dual-Direction SCR With High Holding Voltage and Low Dynamic Resistance for 5 V Application
  • 일반논문[20190301] Series Connected-NPN 및 N-Stack기술 적용을통하여 높은 홀딩전압특성을 갖는 새로운 구조의SCR에 관한 연구
  • 일반논문[20190201] Study on 4H-SiC GGNMOS Based ESD Protection Circuit With Low Trigger Voltage Using Gate-Body Floating Technique for 70-V Applications
  • 일반논문[20181231] 4H-SiC MOSFET기반 ESD보호회로에 관한 연구
  • 일반논문[20180903] LVTSCR 기반의 2-Stack 구조 설계를 위한ESD 보호회로에 관한 연구
  • 일반논문[20180507] SCR-Based ESD Protection Using a Penta-Well for 5 V Applications
  • 일반논문[20180401] A Design of Low-dropout Regulator with Adaptive Threshold Voltage Technique
  • 일반논문[20180331] SCR 기반 고감내 특성을 갖는 기생 PNP BJT 삽입형 새로운 ESD 보호회로에 관한 연구
  • 일반논문[20171230] Analysis of SCR Based ESD Protection Device with Optimized Low Trigger Voltage for Low Trigger Voltage Applications
  • 일반논문[20171027] Analysis of a Parasitic-Diode-Triggered Electrostatic Discharge Protection Circuit for 12 V Applications
  • 일반논문[20170331] 높은 홀딩 전압을 갖는 세그먼트 레이아웃 기법을 이용한 SCR 기반 ESD 보호회로에 관한 연구
  • 일반논문[20161203] 향상된 전기적 특성을 갖는 저면적 ESD 보호회로에 관한 연구
  • 일반논문[20160920] 과도응답을 향상시킨 피드백 구조를 갖는 LDO 레귤레이터
  • 일반논문[20160901] Low Ron and high robustness ESD protection design for low-voltage power clamp application
  • 일반논문[20160401] Highly Robust AHHVSCR-Based ESD Protection Circuit
  • 일반논문[20151101] A Design of Wide-Bandwidth LDO Regulator with High Robustness ESD Protection Circuit
  • 일반논문[20150425] Wide-Input Range Dual Mode PWM/Linear Buck Converter with High robustness ESD Protection Circuit
  • 일반논문[20150201] Design of SCR-Based ESD Protection Circuit for 3.3 V I/O and 20 V Power Clamp
  • 일반논문[20140601] A Design of BJT-based ESD Protection Device combining SCR for High Voltage Power Clamps
  • 일반논문[20130913] Design of high-reliability LDO with current limiting characteristics with built-in New high tolerance ESD protection circuit
  • 일반논문[20130913] A Design of Low-Area Low Drop-out regulator using body bias technique
  • 일반논문[20130901] 양 방향성과 높은 홀딩전압을 갖는 사이리스터 기반 Whole-Chip ESD 보호회로
  • 일반논문[20130601] 파워 클램프용 높은 홀딩전압을 갖는 사이리스터 기반 새로운 구조의 ESD 보호회로
  • 일반논문[20130601] 패스 트랜지스터에 바디 구동 기술을 적용한 저면적 LDO 레귤레이터
  • 일반논문[20130301] ESD 보호 소자를 탑재한 Peak Current-mode DC-DC Buck Converter
  • 일반논문[20121101] Electrical Characteristics and Thermal Reliability of Stacked-SCRs ESD Protection Device for High Voltage Applications
  • 일반논문[20120924] Electrical characteristics of novel SCR - based ESD protection for power clamp
  • 일반논문[20120210] SCR based ESD protection device with low trigger and high robustness for I/O clamp
  • 일반논문[20110915] Design of ESD protection device using body floating technique in 65 nm CMOS process
  • 일반논문[20110825] SCR stacking structure with high holding voltage for high voltage power clamp
  • 일반논문[20110601] 낮은 순방향 전압 강하와 높은 래치-업 특성을 갖는 이중-에미터 구조의 LIGBT에 관한 분석
  • 일반논문[20110310] Electrical characteristics and thermal reliability of BJT-inserted GSTNMOS using the 65 nm CMOS process
  • 일반논문[20110301] 고내압 BCD 소자의 제작 및 전기적 특성에 관한 연구
  • 일반논문[20110110] Analysis of the electrical characteristics of SCR-based ESD Protection Device (PTSCR) in 0.13/0.18/0.35um process technology
  • 일반논문[20100901] 스위치 전도 손실을 개선한 인터리브 DC-DC 벅-부스트 컨버터 설계
  • 일반논문[20100601] Green-Power 스위치와 DT-CMOS Error Amplifier를 이용한 DC-DC Converter 설계
  • 일반논문[20100601] 3개의 스위치를 이용한 벅-부스트 컨버터 설계
  • 일반논문[20100301] 새로운 구조의 pMOS 삽입형 TIGBT의 전기적 특성 분석
  • 일반논문[20091201] CCD 이미지 센서용 Power Management IC 설계
  • 일반논문[20091201] Design of Gate-Ground-NMOS-Based ESD Protection Circuits with Low Trigger Voltage, Low Leakage Current, and Fast Turn-On
  • 일반논문[20091101] Memory characteristics of platinum nanoparticle-embedded MOS capacitors
  • 일반논문[20090601] Design of SCR-based ESD protection device for power clamp using deep-submicron CMOS technology
  • 일반논문[20090425] ESD protection circuit with low triggering voltage and fast turn-on using substrate-triggered technique
  • 일반논문[20090301] Electrical Characteristics of Floating-Gate Memory Devices with Titanium Nanoparticles Embedded in Gate Oxides
  • 일반논문[20080901] The design of high holding voltage SCR for whole-chip ESD protection
  • 일반논문[20071101] Analysis of the electrical characteristics of power LDMOSFETs having different design parameters under various temperature
  • 일반논문[20011201] A study on the temperature characteristics of power LDMOSFETs having various drift region lengths
  • 일반논문[19920801] A HIGH-SPEED SI BIPOLAR-TRANSISTOR WITH SAVEN (SELF-ALIGNED DEVICE USING VERTICAL NITRIDE)
  • 지식재산권[20170124] 저전압용 정전기 방전 보호소자(Electrostatic Discharge Protection Device for low-voltage)
  • 지식재산권[20170118] 정전기 방전 보호소자(Electrostatic Discharge Protection Device)
  • 지식재산권[20161014] 다중 출력 DC-DC 벅 변환기(Multiple-output DC-DC Buck Converter)
  • 지식재산권[20160129] 저전압용 정전기 방전 보호소자
  • 지식재산권[20151116] 낮은 트리거 전압을 가지는 횡형 절연 게이트 바이폴라 트랜지스터 기반의 정전 방전 보호소자
  • 지식재산권[20150824] 디시-디시 벅 컨버터 (LDO regulator의 출력을 이용한 Buck 컨버터)
  • 지식재산권[20150720] 정전기 방전 보호소자
  • 지식재산권[20150720] 저전압용 정전기 방전 보호소자
  • 지식재산권[20150522] 정전기 방전 보호소자
  • 지식재산권[20150522] 로우 드롭 아웃 전압 레귤레이터
  • 지식재산권[20150126] ESD 보호회로
  • 지식재산권[20141217] ESD 보호회로
  • 지식재산권[20141113] ESD 보호회로
  • 지식재산권[20141001] 복수개의 에러 엠프를 가지는 저 드롭아웃 전압 레귤레이터 (레귤레이션 특성을 개선한 선형 전압 레귤레이터)
  • 지식재산권[20140826] 과전류 보호회로 (부하 전류의 감지를 이용한 과전류 제한 회로)
  • 지식재산권[20140702] ESD 보호회로
  • 지식재산권[20140627] 낮은 트리거 전압과 높은 홀딩 전압 특성을 가지는 정전기 방전 보호소자
  • 지식재산권[20140605] DTMOS를 이용한 단일 인덕터 다중 출력 DC-DC 벅 변환기
  • 지식재산권[20140530] 정전기 방전 보호소자
  • 지식재산권[20140530] 저전압용 정전기 방전 보호소자
  • 지식재산권[20140402] 낮은 트리거 전압을 가지는 횡형 절연 게이트 바이폴라 트랜지스터 기반 정전 방전 보호소자
  • 지식재산권[20140120] 정전기 방전 보호회로
  • 지식재산권[20131004] 디시-디시 벅 컨버터
  • 지식재산권[20131001] 정전기 방전 보호 장치(Electrostatic discaharge Protection Device)
  • 지식재산권[20130829] ESD 보호회로(Electrostatic Discharge Protection Circuit)
  • 지식재산권[20130627] ESD 보호소자(ESD PROTECTION DEVICE)
  • 지식재산권[20130423] ESD 보호소자(ESD PROTECTION DEVICE)
  • 지식재산권[20130423] ESD 보호소자(ESD PROTECTION DEVICE)
  • 지식재산권[20121203] 레일-투-레일 방식의 오차 증폭기를 갖는 전압레귤레이터
  • 지식재산권[20121203] 바디 바이어싱을 이용한 캐스코드 전류원을 갖는 오차 증폭기
  • 지식재산권[20121203] ESD 보호회로
  • 지식재산권[20121116] 절연 게이트 바이폴라 트랜지스터
  • 지식재산권[20121114] ESD 보호회로
  • 지식재산권[20121029] 과전류 보호회로
  • 지식재산권[20121015] 복수개의 에러 엠프를 가지는 저 드롭아웃 전압 레귤레이터
  • 지식재산권[20121015] ESD 보호회로
  • 지식재산권[20121005] ESD 보호회로
  • 지식재산권[20120921] 낮은 트리거 전압과 높은 홀딩 전압 특성을 가지는 정전기 방전 보호소자
  • 지식재산권[20120703] 정전기 방전 보호 소자(Electrostatic discaharge Protection Circuit)
  • 지식재산권[20120425] 정전 방전 보호 소자(ELECTRO-STATIC DISCHARGE PROTECTION DEVICE)
  • 지식재산권[20111228] 정전 방전 보호 소자(ELECTRO-STATIC DISCHARGE PROTECTION DEVICE)
  • 지식재산권[20111031] 정전기 방전 보호 장치(Electrostatic discaharge Protection Device)
  • 학술발표[20181222] A new low trigger SCR with latch up immunity for 5V application
  • 학술발표[20181221] 양방향 path를 갖는 SCR기반 ESD 보호회로에 관한 연구
  • 학술발표[20181123] 낮은 트리거전압과 향상된 감내특성을 지니는 SCR기반 ESD보호소자에 관한 연구
  • 학술발표[20181123] Stack 기술을 이용한 높은 홀딩 전압과 향상된 감내 특성을 갖는 ESD 보호회로에 관한 연구
  • 학술발표[20180817] 고전압용 높은 홀딩전압을 갖는 SCR 기반의 새로운 ESD 보호회로에 관한 연구
  • 학술발표[20180817] 두 개의 오차 증폭기를 가지고 패스 트랜지스터에 바디 구동 기술을 적용한 LDO Regulator
  • 학술발표[20180817] 2-Stack 구조의 제너 항복을 이용한 낮은 트리거 전압을 갖는 ESD 보호회로에 관한 연구
  • 학술발표[20180817] 제너 다이오드를 통한 낮은 트리거 전압을 갖는 ESD 보호회로에 관한 연구
  • 학술발표[20180706] Analysis of SCR-based ESD Protection Device for High robustness
  • 학술발표[20180628] 트리거링 전류를 이용한 낮은 트리거 전압을 갖는 ESD 보호회로에 관한 연구
  • 학술발표[20180628] 2-Stack 기술이 적용된 낮은 트리거 전압을 갖는 ESD보호회로에 관한 연구
  • 학술발표[20180609] STUDY ON ESD PROTECTION CIRCUIT WITH LOW TRIGGER VOLTAGE OF DOUBLE TRIGGER STRUCTURE
  • 학술발표[20180126] Dual AMP Feedback Structured Low-Dropout Voltage Regulator
  • 학술발표[20180125] A Study on High Robustness ESD Protection Circuit with Improved Electrical Characteristics
  • 학술발표[20180109] Analysis of SCR based ESD protection Circuit with High Robustness for Low Voltage Application
  • 학술발표[20171218] A study on ESD Protection Circuit applying SCR-based Stack Technology with High Holding Voltage
  • 학술발표[20171125] 리플 제거 회로를 이용한 PSRR 향상 LDO 레귤레이터
  • 학술발표[20171125] Stack 기술이 적용된 낮은 트리거 전압과 향상된 감내특성을 지니는 ESD보호회로에 관한 연구
  • 학술발표[20171009] PSRR enhanced LDO regulator using Noise Sensing Circuit
  • 학술발표[20170720] Low Trigger Voltage SCR Stacking Structure with High Holding Voltage for High Voltage Applications
  • 학술발표[20170706] 높은 홀딩전압과 래치업 면역 특성을 갖는 SCR기반의 ESD 보호회로에 관한 연구
  • 학술발표[20170706] 게이트 길이 변화에 따른 기판 바이어싱 기술이 적용된 ESD 보호회로에 관한 연구
  • 학술발표[20170706] 래치업 면역특성과 낮은 트리거 전압을 갖는 SCR기반 ESD 보호회로에 관한 연구
  • 학술발표[20170706] Stack 기술을 적용한 높은 홀딩 전압을 갖는 게이트-서브 바이어싱 ESD 보호소자에 관한 연구
  • 학술발표[20170706] 두 개의 오차 증폭기를 가진 LDO 레귤레이터
  • 학술발표[20170706] 바디 바이어싱을 적용하여 작은 면적을 갖는 LDO 레귤레이터
  • 학술발표[20170706] 이득 증가 회로를 사용한 Capless LDO Regualtor
  • 학술발표[20170706] 패스 트랜지스터에 바디 구동 기술을 적용한 LDO Regulator
  • 학술발표[20170703] Capacitor-less LDO Regulator with Fast Transient Loop
  • 학술발표[20170630] HHVSCR, AHHVSCR, MHHVSCR의 감내특성 및 전기적 특성에 관한 연구
  • 학술발표[20170630] Zener 항복을 이용한 낮은 트리거 전압을 갖는 Latch-up 면역 특성의 ESD 보호 회로에 관한 연구
  • 학술발표[20170331] Analysis of SCR-based ESD Protection Circuits with Electrical Characteristics for the 5V power clamp
  • 학술발표[20170115] SCR-based ESD protection circuit with low trigger voltage and high robustness
  • 학술발표[20161125] 낮은 트리거 전압 기술을 이용한 MOSFET 기반 ESD 보호회로의 특성 비교에 관한 연구
  • 학술발표[20161125] 향상된 과도 응답 성능을 갖는 Capless LDO 레귤레이터
  • 학술발표[20161125] 피드백 트랜지스터를 이용해 Load regulation 특성을 향상시킨 LDO 레귤레이터
  • 학술발표[20161125] GGNMOS를 이용한 고전압용 SCR기반 ESD 보호회로에 관한 연구
  • 학술발표[20161125] High Holding Voltage 특성을 갖는 SCR 기반 ESD 보호회로에 관한 연구
  • 학술발표[20161125] 높은 전류 구동능력을 갖는 새로운 구조의 LIGBT 전기적 특성 분석
  • 학술발표[20161125] Stack 기술을 적용한 LVTSCR기반 ESD 보호회로에 관한연구
  • 학술발표[20161021] Analysis of Stacked SCR based ESD Protection Circuit with Low Trigger Voltage and Latch-up immunity
  • 학술발표[20160920] 파워 클램프용 높은 홀딩전압을 갖는 SCR 기반 ESD 보호회로
  • 학술발표[20160920] 높은 성능을 갖는 Error Amp를 사용한 Capless LDO 레귤레이터
  • 학술발표[20160920] 바디 구동 기술을 적용한 저면적 LDO 레귤레이터
  • 학술발표[20160920] Latch-up 면역특성을 갖는 SCR 기반 ESD 보호 소자에 관한 연구
  • 학술발표[20160920] Schmitt-trigger 회로를 적용한 LDO Regulator
  • 학술발표[20160720] 높은 이득을 갖는 Error Amp를 사용한 capless LDO Regulator
  • 학술발표[20160720] Gate-Substrate Biasing 따라 낮은 트리거 전압을 갖는 ESD 보호회로에 관한연구
  • 학술발표[20160720] Inverter 이용한 Low Drop-out Regulator
  • 학술발표[20160720] Triple Well 이용한 SCR 기반 ESD 보호회로에 관한 연구
  • 학술발표[20160622] Stack 기술을 이용한 높은 홀딩 전압을 갖는 LVTSCR에 관한 연구
  • 학술발표[20160622] 트리거 전압과 Latch-up 면역 특성을 갖는 SCR 기반 ESD 보호회로에 관한 연구
  • 학술발표[20160622] Stack 기술을 이용한 높은 홀딩 전압을 갖는 SCR 기반 양방향성 ESD 보호 회로에 관한 연구
  • 학술발표[20160622] PSRR을 향상시킨 MOSFET Capacitor를 사용한 LDO Regulator
  • 학술발표[20160622] 낮은 Trigger 전압을 갖는 Gate Coupled LVTSCR에 관한 연구
  • 학술발표[20160622] Body Floating-GGNMOS의 DCGS에 따른 ESD 보호회로의 감내특성의 변화에 관한 연구
  • 학술발표[20160127] Dual-directional SCR stacking structure with Latch-up Immunity
  • 학술발표[20151128] Schmitt-trigger 회로를 이용한 LDO Regulator
  • 학술발표[20151128] 높은 홀딩 전압을 지니는 GGNMOS기반 ESD 보호회로에 관한 연구
  • 학술발표[20151128] Stack기술을적용한높은홀딩전압을지니는SCR기반의ESD보호회로에관한연구
  • 학술발표[20150622] Stack-MPTSCR을 이용한 높은 홀딩 전압을 갖는 Power clamp용 ESD 보호 소자에 관한 연구
  • 학술발표[20150622] Stack-ZTSCR을 이용한 높은 홀딩 전압을 갖는 Power Clamp용 ESD 보호 소자에 관한 연구
  • 학술발표[20150616] SCR Stacking Structure with High Holding Voltage for IO and Power Clamp
  • 학술발표[20150615] SCR-Stacking Structure with High HoldingVoltage for I/O and Power Clamp
  • 학술발표[20150516] 병렬구조 증폭기를 갖는 LDO 레귤레이터
  • 학술발표[20150304] SCR-based advanced ESD Protection Device for low voltage Application
  • 학술발표[20150129] Buck-Converter using DT-MOS Switch with Short Circuit Protection
  • 학술발표[20141229] 높은 홀딩전압을 갖는 ZTSCR ESD 보호회로에 관한 연구
  • 학술발표[20141129] Pass TR에 몸체효과를 적용한 LDO
  • 학술발표[20141104] SCR기반 낮은 트리거 전압을 갖는 양방향성 ESD보호 회로
  • 학술발표[20140730] The design of pfm mode dc-dc converter with dt-cmos switch
  • 학술발표[20140702] DC-DC Buck Converter with DT-CMOS Switch and Wide-Input Range
  • 학술발표[20140626] 과전류 보호회로를 갖는 capless LDO Regulator
  • 학술발표[20140625] SCR 기반 양방향성 ESD 보호 회로에 관한 연구
  • 학술발표[20140624] The Design of DC-DC Converter with DT-CMOS Switch
  • 학술발표[20140517] 이득 부스팅 OP-Amp를 갖는 capless LDO Regulator
  • 학술발표[20140116] Analysis of SCR-based ESD Protection Circuit using Stacking technique
  • 학술발표[20131123] Stack-GSTNMOS를 이용한 높은 홀딩 전압을 갖는 ESD 보호회로에 관한 연구
  • 학술발표[20131123] Stack-SCR 기반 높은 홀딩 전압을 갖는 새로운 구조의 ESD 보호 회로
  • 학술발표[20131023] Design of ESD Protection with SCR-based Structures for Latch-up Immunity
  • 학술발표[20130829] The Design of Dual-Direction and High Holding Voltage SCR for On-Chip ESD Protection
  • 학술발표[20130705] 높은 홀딩 전압을 갖는 SCR 기반 ESD 보호 회로
  • 학술발표[20130705] 플로팅 영역을 삽입한 SCR의 설계 변화에 따른 전기적 특성에 관한 연구
  • 학술발표[20130705] 고감내 ESD 보호 소자를 탑재한 DTMOS 스위치 DC-DC boost Converter 설계
  • 학술발표[20130703] Implementation of object recognition and tracking algorithm obn real-time basis
  • 학술발표[20130701] Analysis of ESD Protection Device with High Holding Voltage using Stack-PTSCR
  • 학술발표[20130701] A Capacitor-Free LDO with feedback voltage detector
  • 학술발표[20130503] 향상된 Load Transient Response 특성을 갖는 Low Drop-out Regulator 설계
  • 학술발표[20130201] Study on Low Voltage SCR-based ESD Protection Device
  • 학술발표[20121124] Current Sensing을 통해 Load Regulation을 향상시킨 Low-Dropout Regulator 설계
  • 학술발표[20121124] Stack-STNMOS를 이용한 높은 홀딩 전압을 갖는 ESD 보호 소자에 관한 연구
  • 학술발표[20121124] SCR기반 기판 트리거 방식 ESD보호 소자의 설계 변수 변화에 따른 전기적 특성의 관한 연구
  • 학술발표[20121120] Electrical Characteristics of Novel ESD Protection Devices for I/O Clamp
  • 학술발표[20121119] Low-dropout Regulator Using Body-driven Technique
  • 학술발표[20121106] Design of multi-core rasterizer for parallel processing
  • 학술발표[20120712] Electrical characteristics of SCR - based ESD device for I/O and power rail clamp in 0.35um process
  • 학술발표[20120628] 빠른 턴온과 낮은 트리거 전압을 갖는 NMOS기반의 ESD 보호회로의 관한 연구
  • 학술발표[20120627] 다중스위치를 이용한 벅-부스트 컨버터 설계
  • 학술발표[20120421] ESD 보호 소자를 탑재한 벅-부스트 컨버터 설계
  • 학술발표[20120421] IC 보호 회로를 포함한 모바일용 동기식 전류모드 벅 컨버터
  • 학술발표[20120219] Analysis of the dual-emitter LIGBT with improved electrical characteristics
  • 학술발표[20120216] Body-floating 기술을 이용한 낮은 트리거 전압을 갖는 ggNMOS 기반의 개선된 ESD 보호회로에 관한 연구
  • 학술발표[20111123] Electrical Characteristics of the Novel BiCMOS ESD protection circuit with Low Trigger Voltage, Low leakage and Fast Turn-on
  • 학술발표[20110810] ANALYSIS OF DUAL-DIRECTIONAL SCR WITH LOW TRIGGERING VOLTAGE FOR I/O CLAMP
  • 학술발표[20110713] A Virtual Simulation Environment for a Design & & Verification of a GPGPU
  • 학술발표[20110620] ANALYSIS OF THE ELECTRICAL CHARICTERISSTICS OF ESD PROTECTION DEVICE FOR I/O AND POWER CLAMP
  • 학술발표[20110516] Electrical characteristics of novel ESD protection device for I/O and power clamp
  • 학술발표[20110222] Design of novel SCR-based ESD Protection Device for I/O Clamp in BCD Process
  • 학술발표[20101220] ESD PROTECTION CIRCUIT WITH LOW TRIGGERING VOLTAGE, LOW LEAKAGE CURRENT AND FAST TURN-ON
  • 학술발표[20100928] A Study of the NMOS-based Novel ESD Protection Circuit
  • 학술발표[20100706] THE DESIGN OF DC-DC CONVERTER WITH HIGH-PERFORMANCE DT-CMOS ERROR AMPLIFIER
  • 학술발표[20100701] Gate-Substrate Triggered NMOS(GSTNMOS) with Low Trigger Voltage in the temperature range of 300K-500K
  • 학술발표[20100622] Analysis of the electrical characteristics of novel ESD protection device with high holding voltage under various temperatures
  • 학술발표[20100617] DTMOS 스위치를 사용한 인터리브 DC-DC Buck Converter 설계
  • 학술발표[20100617] 기판 트리거 기술을 이용한 낮은 트리거 전압과 빠른 턴-온 속도를 갖는 GGNMOS 설계에 관한 연구
  • 학술발표[20100617] Stack-HHVSCR을 이용한 높은 홀딩 전압을 갖는 Power Clamp용 ESD 보호 소자에 관한 연구
  • 학술발표[20091222] The Design of the Novel BiCMOS ESD protection circuit with Low Trigger Voltage and Fast Turn-on Speed
  • 학술발표[20091128] 3개의 스위치를 이용한 벅-부스트 컨버터 설계
  • 학술발표[20091128] 나노 급 IC에 적용가능한 낮은 트리거 전압을 갖는 SCR 기반의 새로운 ESD 보호 회로 설계에 관한 연구
  • 학술발표[20091128] 낮은 트리거 전압과 높은 홀딩 전압을 갖는 새로운 구조의 ESD 보호회로에 관한 연구
  • 학술발표[20091128] DTMOS를 이용한 LED Back Light Unit용 고효율 Boost Converter 설계
  • 학술발표[20091125] The Design of DC-DC Converter with DT-CMOS for Portable Terminal
  • 학술발표[20090706] ESD Protection Cricuit with Low Trigger Voltage and Low Leakage Current using Gate-Substrate Triggered Technique
  • 학술발표[20090706] The novel high voltage IGBT with improved on-resistance and turn-off characteristics
캠퍼스별 교무팀