장우영 사진

장우영 | 공과대학 전자전기공학부 (제2공학관)

  • 직급:
    부교수

교수소개

장우영 교수는 1998년에 경희대학교 전파공학과에서 공학사, 2000년에 연세대학교 전기/컴퓨터공학과에서 공학석사 학위를 취득하였습니다. 또한, 'Architecture and physical design for advanced networks-on-chip'을 연구하여 2011년에 미국 텍사스 주립 대학교(오스틴 ) 전기/컴퓨터공학과에서 컴퓨터 공학박사 학위를 취득했습니다.

장우영 교수는 2000년부터 2013년까지 삼성전자 시스템 LSI사업부에 근무하였고, 삼성의 AP(엑시노스)/DTV/Sever SoC 개발에서 시스템 설계자로 참여하여, 삼성의 DTV와 갤럭시 시리즈가 세계 1위 달성에 공헌하였습니다. 2013년부터 현재까지 단국대학교 전자/전기공학부 부교수로 재직하고 있으며, 컴퓨터 구조, 저전력/고성능 SoC 설계, 모바일 시스템에 적용 가능한 기계 학습에 대한 연구를 진행하고 있습니다.

장우영 교수는 저명한 학회와 저널에 40편 이상의 논문을 발표했으며, 4개의 미국 특허를 보유하고 있습니다. IEEE International Conference on Computer-Aided Design (ICCAD), ACM/IEEE Design Automation Conference(DAC)의 기술 프로그램 위원회, International Symposium on VLSI Design, Automation and Test (VLSI-DAT), International Program Committee of International Conference on Computer-Aided Design and Computer Graphics (CAD/Graphics)의 국제 프로그램 위원회에 위원으로 참여하였습니다. 또한, IEEE Transactions on Emerging Topics in Computing (TETC), Transactions on Computers (TC), IEEE Transactions on Computer Aided Design of Integrated Circuits and Systems (TCAD), IEEE Transactions on Very Large Scale Integration Systems (TVLSI), IEEE Transactions on Circuits and Systems I: Regular Papers (TCAS-I), IEEE Transactions on Circuits and Systems II: Express Briefs (TCAS-II), ACM Transactions on Design Automation of Electronic Systems (TODAES), IEEE Micro, ACM/IEEE Design Automation Conference (DAC), IEEE/ACM International Conference on Computer-Aided Design (ICCAD), Asian and South Pacific Design Automation Conference (ASPDAC)에 논문 리뷰어로 참여하였습니다.

학력

  • [1998] 학사 경희대학교 전파공학과
  • [2000] 석사 연세대학교 전기및컴퓨터공학과
  • [2011] 박사 Univ. of Texas at Austin 전기및컴퓨터공학과 SoC 구조/설계 자동화

주요경력

  • 삼성전자 (2000-02-14)

컨설팅 가능 분야

인공지능 시스템(기계학습)
AP/sever SoC 설계
고성능/저전력 컴퓨팅 시스템
차세대 메모리 시스템

연구업적

  • 일반논문[20210325] Clean-prefetcher: look-ahead prefetching without cache pollution
  • 일반논문[20201225] TLC STT-MRAM aware LLC for multicore processor
  • 일반논문[20200223] MLC STT-MRAM-Aware Memory Subsystem for Smart Image Applications
  • 일반논문[20191001] Unaligned Burst-Aware Memory Subsystem
  • 일반논문[20190911] Adaptive Linear Address Map for Bank Interleaving in DRAMs
  • 일반논문[20181219] Screen Orientation Aware DRAM Architecture for Mobile Video and Graphic Applications
  • 일반논문[20181031] 모바일 시스템을 위한 CNN 딥 러닝 가속화 알고리즘
  • 일반논문[20181031] DRAM의 성능 향상을 위한 Pre-Refresh 기법
  • 일반논문[20171231] 병렬 TLC STT-MRAM 기반 대용량 LLC 설계
  • 일반논문[20170610] Enhancing lifetime of phase-change memory for video processor
  • 일반논문[20170601] WARP: Memory Subsystem Effective for Wrapping Bursts of a Cache
  • 일반논문[20170105] Multi-level cell STT-RAM controller for multimedia applications
  • 일반논문[20141016] Error-Correcting Code Aware Memory Subsystem
  • 일반논문[20140911] DECO: DIMM controller efficient for ECC operations
  • 일반논문[20130601] Chemical-Mechanical Polishing-Aware Application-Specific 3D NoC Design
  • 일반논문[20120801] UNISM: Unified Scheduling and Mapping for General Networks on Chip
  • 일반논문[20120601] A3MAP: Architecture-Aware Analytic Mapping for Networks-on-Chip
  • 일반논문[20111001] Application-Aware NoC Design for Efficient SDRAM Access
  • 일반논문[20110901] A voltage-frequency island aware energy optimization framework for networks-on-chip
  • 일반논문[20101001] An SDRAM-Aware Router for Networks-on-Chip
  • 저서/역서[20140730] Floyd의 디지털 논리회로
  • 지식재산권[20200422] 영상을 PCM에 저장하기 위한 장치 및 방법(Apparatus and Method for Storing Images in PCM)
  • 지식재산권[20200422] MLC STT-MRAM에 영상을 저장하는 메모리 제어 장치 및 방법(Apparatus for Storing Images in MLC STT-MRAM and Method Thereof)
  • 지식재산권[20191213] 메모리 버스트에 정렬되지 않은 요청 제어를 위한 장치 및 방법(Apparatus and Method for Controlling Requests Unaligned to Memory Burst)
  • 지식재산권[20190507] 병렬 TLC STT MRAM 기반 대용량 LLC 및 이의 동작 제어 방법(Large scale Last level Cache based on parallel TLC STT MRAM and Method for controlling function the same)
  • 지식재산권[20170511] 연속인 가로열과 세로열의 데이터를 제공하는 동적 메모리(DRAM FOR PROVIDING SUCCESSIVE ROW AND COLUMN DATA)
  • 지식재산권[20170502] 메모리 제어 장치 및 방법(APPARATUS FOR CONTROLING MEMORY AND METHOD THEREOF)
  • 지식재산권[20120619] Apparatus and method for detecting letter box, and MPEG decoding device having the same
  • 지식재산권[20110104] System and method of decoding dual video signals
  • 지식재산권[20070626] Method and apparatus for coding digital video signal based on grouped zerotree wavelet image coding algorithm
  • 지식재산권[20050816] Apparatus and method for image coding using tree-structured quantization based on wavelet transform
  • 학술발표[20151020] FDRAM: DRAM Architecture Flexible in Successive Row and Column Accesses
  • 학술발표[20111107] Chemical-mechanical polishing aware application-specific 3D NoC design,
  • 학술발표[20100621] Voltage and frequency island optimizations for many-core/NoC designs
  • 학술발표[20100613] Application-aware NoC design for efficient SDRAM access
  • 학술발표[20100118] A3MAP: Architecture-Aware Analytic Mapping for Networks-on-Chip
  • 학술발표[20090726] An SDRAM-aware router for networks-on-chip
  • 학술발표[20081110] A voltage-frequency island aware energy optimization framework for networks-on-chip
캠퍼스별 교무팀