김현진 사진

김현진 | 공과대학 전자전기공학부 (제2공학관)

  • 직급:
    교수

교수소개

김현진 교수는 충북 충주에서 태어나 충주고등학교를 졸업하고 연세대학교 전기공학과에서 학사 학위를 취득하였다. 학사 취득후 연세대학교 본대학원에서 반도체 테스트에 대한 연구를 수행하고 석사 학위를 마치었다. 석사 학위를 마친 후 군입대하여 육군전산소에서 프로그램 작성병으로 근무하여 데이터베이스 프로그램을 개발하는 업무를 수행하였다. 군 제대후에는 삼성전기 중앙연구소에서 혼성회로 및 드라이빙 회로 설계 엔지니어로 근무하였으며 이후 연세대학교 박사과정에 재학하여 디지털 회로 구현 및 알고리즘에 대한 다양한 연구를 수행하였다. 박사 졸업후에는 삼성전자 메모리 사업부에서 메모리 컨트롤러에 대한 회로 구현을 위한 설계 엔지니어로 근무하였다. 2011년 9월부터 단국대학교 죽전캠퍼스 전자전기공학부에서 디지털 회로 및 혼성 회로에 대한 알고리즘 및 병렬 시스템에 대한 연구를 진행해 왔으며, 현재는 문자열 매칭 알고리즘 및 엔진 구현, 근사화 컴퓨팅, 뉴럴네트워크의 경량화 구현과 그에 따른 학습방법, 강화학습 , 양자화 컴퓨팅의 응용등으로 연구 영역을 넓히고 있다.

교육철학

최선을 다하는 삶이 후회도 없다.

학력

  • [1997] 학사 연세대학교 / 전기공학과
  • [1999] 석사 연세대학교 / 전기공학과 / CAD&VLSI, Testing
  • [2010] 박사 연세대학교 / 전자전기공학과 / Parallel and Embedded Systems

주요연구분야

뉴럴네트워크 구현 경량화/문자열 매칭 알고리즘 개발 및 구현/ 고성능 임베디드/병렬 시스템을 고려한 알고리즘 개발 및 구현

컨설팅 가능 분야

* 뉴럴 네트워크 경량화 및 학습방법
* 임베디드 시스템 및 병렬 시스템을 위한 SoC설계
* 저전력SoC및 스케쥴링 설계
* 프로세서 설계 및 구현
* SoC 기반 Mixed-Signal회로 설계 및 관련 알고리즘
* 패턴 검색 및 검출을 위한 하드웨어 가속기 설계
* 혼성회로, IO 회로, Power IC 관련 설계 및 평가

연구업적

  • 연구보고서[20131227] 분산 처리 가상 스위치 구조 검증 및 성능 분석
  • 연구보고서[20121226] 개방형 플랫폼의 동기 및 패킷 분석 구조 타당성 분석
  • 일반논문[20221001] PLAM: A Posit Logarithm-Approximate Multiplier
  • 일반논문[20220610] The Effects of Approximate Multiplication on Convolutional Neural Networks
  • 일반논문[20220329] A storage-efficient ensemble classification using filter sharing on binarized convolutional neural networks
  • 일반논문[20220103] PresB-Net: parametric binarized neural network with learnable activations and shuffled grouped convolution
  • 일반논문[20211031] Highly Accurate Approximate Multiplier using Heterogeneous Inexact 4-2 Compressors for Error-resilient Applications
  • 일반논문[20211001] A Cost-Efficient Approximate Dynamic Ranged Multiplication and Approximation-Aware Training on Convolutional Neural Networks
  • 일반논문[20210831] A low-cost compensated approximate multiplier for Bfloat16 data processing on convolutional neural network inference
  • 일반논문[20210504] A k-mismatch string matching for generalized edit distance using diagonal skipping method
  • 일반논문[20210326] AresB-Net: accurate residual binarized neural networks using shortcut concatenation and shuffled grouped convolution
  • 일반논문[20201001] Analysis of Reduced-Width Truncated Mitchell Multiplication for Inferences Using CNNs
  • 일반논문[20190331] 가중치 손실 함수를 가지는 순환 컨볼루션 신경망 기반 주가 예측
  • 일반논문[20190201] 국내 온라인 쇼핑 유형 및 경쟁 분석: 네이버쇼핑을 중심으로
  • 일반논문[20190101] A new fractional binary-to-decimal number conversion for errorless calculation
  • 일반논문[20180501] New algorithms for fixed-length approximate string matching and approximate circular string matching under the Hamming distance
  • 일반논문[20171010] A parallel approximate string matching under Levenshtein distance on graphics processing units using warp-shuffle operations
  • 일반논문[20170901] A finite automaton-based string matching engine on graphic processing unit
  • 일반논문[20170701] A Prototype for Estimating State-of-Charge in the Battery-powered Mobile System
  • 일반논문[20170601] Parallel approximate string matching with k-mismatches for multiple fixed-length patterns in DNA sequences on graphics processing units
  • 일반논문[20170101] Parallel string matching and optimization using OpenCL on FPGA
  • 일반논문[20161003] A Pipelined Non-Deterministic Finite Automaton-based String Matching Scheme using Merged State Transitions in an FPGA
  • 일반논문[20160901] Circular Bit-Vector-Mismatches: A New Approximate Circular String Matching with k-Mismatches
  • 일반논문[20160701] PAC-k: A Parallel Aho-Corasick String Matching Approach on Graphic Processing Units using Non-overlapped Threads
  • 일반논문[20160623] Memory-efficient parallel string matching scheme using distributed pattern grouping without matching vectors
  • 일반논문[20150504] A Memory-Efficient Deterministic Finite Automaton-Based Bit-Split String Matching Scheme Using Pattern Uniqueness in Deep Packet Inspection
  • 일반논문[20150201] A failureless pipelined Aho-Corasick algorithm for FPGA-based parallel string matching engine
  • 일반논문[20140728] A Memory-Efficient Two-Stage String Matching Engine Using both Content-Addressable Memory and Bit-split String Matchers for Deep Packet Inspection
  • 일반논문[20130201] A Hardware-Based String Matching Using State Transition Compression for Deep Packet Inspection
  • 일반논문[20130117] Composite vector selection for feature extraction in face recognition
  • 일반논문[20121101] A memory-efficient bit-split pattern matching architecture using shared match vectors for deep packet inspection
  • 일반논문[20120612] An iterative pattern mapping for parallel string matching architecture in intrusion detection systems
  • 일반논문[20111101] A Memory-Efficient Bit-Split Parallel String Matching Using Pattern Dividing for Intrusion Detection Systems
  • 일반논문[20111101] A Lossless Color Image Compression Architecture Using a Parallel Golomb-Rice Hardware CODEC
  • 일반논문[20110915] Communication-aware task scheduling and voltage selection for total energy minimization in a multiprocessor system using Ant Colony Optimization
  • 저서/역서[20140730] Floyd의 디지털 논리회로
  • 저서/역서[20111220] 디지털 시스템 제11판
  • 지식재산권[20171012] 정수부와 소수부를 포함하는 객체의 진수 변환 장치 및 방법(APPARATUS AND METHOD FOR BASE CONVERTING OBJECT HAVING INTEGER AND FRACTION)
  • 지식재산권[20170915] 네트워크 인터페이스를 위한 어플리케이션 오프로딩 장치 및 방법
  • 지식재산권[20170517] 데이터 저장 기능이 포함된 네트워크 인터페이스 컨트롤러 및 그것을 포함하는 컴퓨팅 장치
  • 지식재산권[20170307] 문자열 매칭 장치 및 그 방법(APPARATUS AND METHOD FOR MATCHING OF CHARACTER STRING)
  • 지식재산권[20130117] NAND FLASH MEMORY SYSTEM AND METHOD PROVIDING REDUCED POWER CONSUMPTION
  • 학술발표[20190611] A Cost-Efficient Iterative Truncated Logarithmic Multiplication for Convolutional Neural Networks
  • 학술발표[20190605] A Cost-Effective, High-Accuracy Two-Stage Approximate Logarithmic Multiplier
  • 학술발표[20180627] A new fractional binary-to-decimal number conversion for errorless calculation
  • 학술발표[20160128] A Memory-Efficient Hardware-based Matching Filter using a Bitmap Compression
  • 학술발표[20150226] A Failureless Pipelined Aho-Corasick Algorithm for FPGA-based Parallel String Matching Engine
  • 학술발표[20150129] An FPGA-based String Matching using Automatic HDL Code Generation
  • 학술발표[20141129] 하드웨어 기반의 심장 박동 측정을 통한 칼로리 계산기 개발
  • 학술발표[20140625] Deep Packet Inspection 용 메모리 기반의 문자열 매칭 엔진의 메모리 요구량의 분석 방법의 연구
  • 학술발표[20140617] GPU based accelerating method of gene searching
  • 학술발표[20130702] A Distributed Memory-based String Matching with Heterogeneous Finite-State Machine Tiles for Deep Packet Inspection
  • 학술발표[20120629] Deep Packet Insepction을 위한 병렬 문자열 매칭 하드웨어의 패턴 매핑 휴리스틱 개발
목록보기
캠퍼스별 교무팀